

Sistemas Embebidos y de Tiempo Real con Planificación Heterogénea

José M. Urriza, Mariano A. Ferrari, Javier D. Orozco, Francisco E. Páez,
Gabriela Olguín, Fernando Tidona, Rodrigo Tolosa

Depto. de Informática – Facultad de Ingeniería – Universidad Nacional de la
Patagonia San Juan Bosco – Sede Puerto Madryn
Bvld. Brown 3051, Puerto Madryn, Chubut
josemurriza@gmail.com

Resumen

Este proyecto plantea, como objetivo general, el desarrollo de técnicas de modelado, diseño, análisis, optimización y prueba de *Sistemas Embebidos* con requerimientos de *Tiempo Real*, específicamente del tipo Heterogéneo, sobre diferentes plataformas hardware y software. El objetivo es lograr un balance apropiado de prestaciones, rendimiento y eficiencia en el desarrollo de nuevos sistemas.

Palabras clave: Sistemas Embebidos, Sistemas de Tiempo Real, Planificación, Sistemas Operativos de Tiempo Real

Contexto

El proyecto “*Sistemas Embebidos y de Tiempo Real con Planificación Heterogénea*” se inserta en las líneas de investigación en Sistemas de Tiempo Real (*STR*), Sistemas Embebidos (*SE*) y de propósito dedicado, y Sistemas Operativos de Tiempo Real (*SOTR*). Particularmente, se busca resolver problemas concretos de implementación y

planificación sobre plataformas de desarrollo reales disponibles en el mercado, utilizadas tanto en la industria como en el campo educacional y de investigación, como por ejemplo Arduino, Arduino Due, mbed, EDUCIAA, Raspberry Pi, PCduino, FRDM K64F, STM32F7, etc. El grupo de investigación en STR de la Sede Puerto Madryn de la UNPSJB¹ posee varios ejemplares de cada una de estas plataformas. El proyecto será acreditado por la Secretaría de Ciencia y Técnica de la UNPSJB, la cual también es responsable del financiamiento del mismo. Además, se espera una estrecha cooperación como asesor, con el Dr. Javier Orozco, del Departamento de Ingeniería Eléctrica y Computadoras de la UNS.

Introducción

Actualmente, todo país industrializado, debe contar con profesionales capacitados en *SE* y *STR*, ya que los mismos se han expandido más allá de las industrias clásicas como la militar, la aeroespacial, la médica, la de control de procesos, etc.,

¹ <http://www.rtsg.unp.edu.ar/>

para formar parte de la gran mayoría de los dispositivos electrónicos que se emplean cotidianamente como los teléfonos celulares, los automóviles, los electrodomésticos, etc. Mundialmente los *STR* son una línea de investigación recurrente en numerosos centros de investigación, tanto en universidades como en las industrias, con el objetivo de proveer de herramientas de diseño y soluciones que permitan maximizar la eficiencia del uso de los recursos computacionales, minimizando el costo de los productos y maximizando el ciclo de vida de sus productos. Por ejemplo, un diseño apropiado permite cumplir los requerimientos del sistema, brindando además ejecución de heterogéneas aplicaciones (que se llamará de aquí en adelante conjuntos de tareas heterogéneas). Por otro lado, es importante mantener un ahorro de energía, poseer tolerancia a las fallas, entre otras diversas funciones. Es importante, además, reducir la complejidad de implementación, tanto desde el punto de vista del hardware como del software, sin sacrificar robustez ni eficiencia. Para ello, nuevas herramientas de desarrollo, que permitan validar especificaciones, son necesarias.

Dentro de las principales motivaciones para el desarrollo de este proyecto, se pueden nombrar los siguientes puntos:

- Los *SE* son utilizados constantemente en la industria. Estos sistemas cuentan con restricciones temporales, y, por lo tanto, generalmente, emplean un *SOTR*. Sin embargo, en muchos casos la implementación no suele ser eficiente.
- Además, en los *STR*, es complejo alcanzar altos niveles de eficiencia, garantizando al mismo tiempo las constricciones temporales. Esto es particularmente problemático en *SE*, donde usualmente se requiere un

compromiso entre el costo de la plataforma hardware, y los objetivos del sistema. Por ejemplo, sobredimensionar la potencia de cálculo del microprocesador genera un incremento en el consumo de energía, lo que conlleva un mayor tamaño de la batería, menor autonomía, etc. Existen numerosos desarrollos teóricos, sin implementación o prueba práctica, que podrían resolver estas cuestiones para ciertas clases de aplicaciones.

- Es necesario adecuar las herramientas existentes, y desarrollar nuevas, para abordar estas problemáticas. Además, es necesario poder evaluar el rendimiento de estos desarrollos en casos concretos, lo que implica generar y probar prototipos sobre plataformas de desarrollo, tales como Arduino, mbed, Raspberry, etc.
- Existen también motivaciones socioeconómicas, como la reducción de los costos de producción, menor consumo de energía y contaminación ambiental, mejores prestaciones y ciclo de vida del producto, etc.
- Regionalmente, es una motivación generar nuevos recursos humanos, con alta capacidad y competitividad, que contribuyan al desarrollo del sector en la región. Para esto, el proyecto incluye alumnos avanzados, a los que se capacitará en la disciplina.

El estado del arte de este proyecto es sumamente extenso, y cubre las disciplinas de *STR*, *SE*, Sistemas de Control, entre otras. Cabe resaltar que la disciplina de *STR* puede considerarse como básica, y por lo tanto engloba a las otras cuando las mismas cuentan con requerimientos temporales. En particular, dentro de los métodos de evaluación de

planificabilidad, que permiten garantizar las constricciones temporales del *STR* al momento de su diseño, los trabajos más relevantes son [1, 2, 3, 4, 5]. Para la planificación heterogénea, los trabajos más importantes son [6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17]. En cuanto al ahorro de energía, los trabajos más relevantes son [18, 19, 20] para planificación mediante prioridades fijas, [21, 22] para prioridades dinámicas y [23] para el caso de prioridades mixtas. Trabajos que hacen uso de Slack Stealing (SS) son [24, 25]. Por otro lado, en sistemas de control, la planificación con Jitter es un importante problema, abordado en trabajos como [26, 27, 28].

Líneas de Investigación, Desarrollo e Innovación

Como ya se comentó previamente, el presente proyecto se inserta en las líneas de investigación en Sistemas de Tiempo Real (*STR*), Sistemas Embebidos (*SE*) y de propósito dedicado, y Sistemas Operativos de Tiempo Real (*SOTR*).

Se realizará un trabajo de revisión de la biografía existente relevante, para estudiar los modelos y técnicas ya existentes, e interiorizarse en sus aplicaciones y limitaciones. A su vez, se estudiarán las soluciones comerciales y/o gratuitas más relevantes, como los *SOTR* y los diversos kits de desarrollo disponibles.

Las líneas de investigación se centran en las áreas de planificación heterogénea, evaluación de planificabilidad, modelos de ahorro de energía, etc., desarrollando nuevos métodos y técnicas, buscando principalmente mejorar la eficiencia en el uso de los recursos, y facilitar la implementación práctica de los resultados teóricos.

Remarcar que los integrantes de la unidad académica poseen varios trabajos publicados en las anteriores áreas.

Resultados y Objetivos

El objetivo general de este proyecto, es el desarrollo de técnicas de modelado, diseño, análisis, optimización y testeado de *SE* con requerimientos de Tiempo Real Heterogéneos, en múltiples plataformas hardware/software, que permitan lograr un apropiado balance entre costos, prestaciones, rendimiento y eficiencia.

Los objetivos específicos pueden clasificarse como sigue:

- Estudiar la implementación de los *SOTR* más utilizados, y en particular como los mismos administran los recursos computacionales.
- Determinar la factibilidad de aplicación de los modelos y métodos teóricos, disponibles en la literatura pero sin implementaciones en entornos prácticos. Proponer las mejoras necesarias para lograr su implementación.
- Implementar técnicas y métodos propuestos en la literatura en plataformas de desarrollo concretas, para estudiar su comportamiento real. Para esto, se realizarán modificaciones sobre los núcleos de los *SOTR*, o se empleará una tarea planificadora, que implemente el método sin realizar alteraciones en el *SOTR*.
- Publicar los resultados de las investigaciones realizadas, fomentando e incentivando la difusión de las tareas de investigación de la UNPSJB, y consecuentemente aportando a la formación de recursos humanos.

En cuanto a los resultados concretos del proyecto, los mismos aún no pueden ser evaluados dado que la fecha de inicio del mismo es Octubre del presente año. Se espera que los resultados de las investigaciones generen desarrollos que cumplan con los objetivos planteados, en forma de nuevos diseños, algoritmos y métodos, implementados sobre plataformas hardware/software y SOTR concretos, en forma de prototipos. Esto permitirá evaluar el costo computacional real de los métodos teóricos.

Formación de Recursos Humanos

En este proyecto de investigación trabajarán en un principio 7 (siete) personas, en las cuales 6 (seis) son docentes y un alumno. De las mismas, 3 cuentan con el grado de Doctor, y una está en proceso de obtener el título de Doctor. Además, se espera sumar otros alumnos avanzados de la carrera Licenciatura en Informática de la Sede Puerto Madryn de la UNPSJB, con el objetivo de que puedan iniciar sus Tesinas de Grado en el marco del proyecto.

Referencias

- [1] J. M. Urriza, F. E. Páez, M. Ferrari, R. Cayssials, and J. D. Orozco, "A New RM/DM Low Cost Schedulability Test," in *Eight Argentine Symposium and Conference on Embedded Systems*, Buenos Aires, 2017, pp. 13-18.
- [2] C. L. Liu and J. W. Layland, "Scheduling Algorithms for Multiprogramming in a Hard Real-Time Environment," *Journal of the ACM*, vol. 20, pp. 46-61, 1973.
- [3] M. Sjödin and H. Hansson, "Improved Response-Time Analysis Calculations," in *IEEE 19th Real-Time Systems Symp.*, 1998, pp. 399-409.
- [4] M. Joseph and P. Pandya, "Finding Response Times in Real-Time System," *The Computer Journal (British Computer Society)*, vol. 29, pp. 390-395, 1986.
- [5] E. Bini, G. Buttazzo, and G. Buttazzo, "A Hyperbolic Bound for the Rate Monotonic Algorithm," *IEEE Transactions on Computer*, vol. 52, pp. 933-942, 2003.
- [6] R. M. Santos, J. M. Urriza, J. Santos, and J. D. Orozco, "New methods for redistributing slack time: applications and comparative evaluations," *The Journal of Systems & Software*, vol. 70-2, pp. 115-128, 2004.
- [7] J. M. Urriza, R. Cayssials, and J. D. Orozco, "A Fast Slack Stealing Method for embedded Real-Time Systems," Dep. de Ing. Eléctrica y Computadoras, Universidad Nacional del Sur, Argentina., Bahía Blanca, Internal Report May 31 2005.
- [8] J. M. Urriza, F. E. Páez, R. Cayssials, J. D. Orozco, and L. Schorb, "Low Cost Slack Stealing Method for RM/DM," *International Review in Computers and Software (IRECOS)*, vol. 5, pp. 660-667, 2010.
- [9] F. Páez, J. M. Urriza, R. Cayssials, and J. D. Orozco, "Métodos de Slack Stealing en FreeRTOS," in *44 Jornadas Argentinas de Informática (JAIIO)*, Rosario, 2015.
- [10] F. E. Páez, J. M. Urriza, R. Cayssials, and J. D. Orozco, "FreeRTOS user mode scheduler for mixed critical systems," in *Embedded Systems (CASE), 2015 Sixth Argentine Conference on*, 2015, pp. 37-42.
- [11] R. I. Davis, K. W. Tindell, and A. Burns, "Scheduling Slack Time in Fixed-Priority Preemptive Systems," *Proceedings of the Real Time System Symposium*, pp. 222-231, 1993.
- [12] R. I. Davis, "Approximate Slack Stealing Algorithms for Fixed Priority Pre-emptive Systems," Real-Time Systems Research Group, University of York, York, England, Internal Report 1994.
- [13] R. Davis and A. Wellings, "Dual priority scheduling," in *Real-Time Systems Symposium, 1995. Proceedings., 16th IEEE*, 1995, pp. 100-109.
- [14] J. P. Lehoczky and S. Ramos-Thuel, "An Optimal Algorithm for Scheduling Soft-Aperiodic Tasks in Fixed-Priority Preemptive Systems," in *IEEE Real-Time*

- Systems Symposium, Phoenix, Arizona, EUA, 1992, pp. 110-123.
- [15] S. Ramos-Thuel and J. P. Lehoczky, "On-Line Scheduling of Hard Deadline Aperiodic Tasks in Fixed-Priority Systems," in *Real-Time Systems Symposium*, 1993, pp. 160-171.
- [16] S. Ramos-Thuel and J. P. Lehoczky, "Algorithms for Scheduling Hard Aperiodic Tasks in Fixed-Priority Systems using Slack Stealing," in *Real-Time Systems Symposium*, 1994, pp. 22-33.
- [17] T.-S. Tia, J. W. Liu, and M. Shankar, "Aperiodic Request Scheduling in Fixed-Priority Preemptive Systems," Department of Computer Science, University of Illinois, Internal Report UIUCDCS-R-94-1859, 1994.
- [18] B. Novelli, J. C. B. Leite, J. M. Urriza, and J. D. Orozco, "Regulagem Dinâmica de Voltagem em Sistemas de Tempo Real," in *XXXII Seminário Integrado de Software e Hardware (SBC 2005 SEMISH)*, Unisinos -Sao Leopoldo, Brazil, 2005.
- [19] S. Saewong and R. Rajkumar, "Practical Voltage-Scaling for Fixed-Priority RT-Systems," in *9th IEEE Real-Time and Embedded Technology and Applications Symposium*, Toronto, Canada, 2003, pp. 106-115.
- [20] Y. Shin and K. Choi, "Power conscious fixed priority scheduling for hard real-time systems," in *36th Design Automation Conference*, 1999, pp. 134-139.
- [21] P. Pillai and K. G. Shin, "Real-Time Dynamic Voltage Scaling for Low-Power Embedded Operating Systems," in *18th Symposium on Operating Systems Principles*, Banff, Alberta, Canada, 2001, pp. 89-102.
- [22] W. Kim, J. Kim, and S. L. Min, "A Dynamic Voltage Scaling Algorithm for Dynamic-Priority Hard Real-Time Systems Using Slack Time Analysis," in *Conference on Design, Automation and Test in Europe*, Washington, DC, EUA, 2002, pp. 788-794.
- [23] M. A. Moncusí, A. Arenas, and J. Labarta, "Improving Energy Saving in Hard Real Time Systems via a Modified Dual Priority Scheduling," vol. 29, pp. 19-24, 2001.
- [24] J. M. Urriza, R. Cayssials, J. D. Orozco, and J. C. B. Leite, "Modelo de Tareas para recuperacion de Slack para Aplicaciones en Sistemas Enbebidos con DVS," Dep. de Ing. Eléctrica y Computadoras, Universidad Nacional del Sur, Argentina., Bahía Blanca, Reporte Interno 22 de Mayo 2005.
- [25] J. M. Urriza, J. D. Orozco, C. Buckle, and R. Cayssials, "Ahorro de Energía en Dispositivos con un SO de Tiempo Real que planifican en RM o DM," in *Encuentro Chileno de Computacion*, Santiago, Chile, 2009.
- [26] K. W. Tindell, "Fixed Priority Scheduling of Hard Real-Time Systems," Doctor of Philosophy, Department of Computer Science, University of York, 1993.
- [27] N. C. Audsley, A. Burns, M. F. Richardson, K. Tindell, and A. J. Wellings, "Applying New Scheduling Theory to Static Priority Preemptive Scheduling," *Software Engineering Journal*, vol. 8, pp. 284-292, 1993.
- [28] R. Rajkumar, "Real-time synchronization protocols for shared memory multiprocessors," in *Distributed Computing Systems, 1990. Proceedings., 10th International Conference on*, 1990, pp. 116-123.